[프라임경제] STS반도체(036540)는 14일 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법에 대해 특허권을 취득했다고 밝혔다.
특허권 취득(자율공시)
| 1. 특허명칭 | 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법 |
| 2. 특허 주요내용 | 일반적으로 반도체 소자에서 고집적화가 달성되는 방향은, 종래에는 웨이퍼 제조단계에서 한정된 웨이퍼 면적에 보다 많은 전자회로를 집어넣어 집적도를 높이는 방향이 주류였으나 연구개발에 소요되는 시간 및 비용을 절감하기 위해 최근에는 두께가 얇아진 반도체 칩들을 수직으로 적층하여 하나의 패키지내에 보다 많은 개수의 반도체 칩들을 실장하여 전체적인 집적도를 높이는 방향이 소개되고 있다. 그러나 반도체 칩들을 수직으로 적층할 경우 최상부에 있는 반도체 칩을 와이어로 연결하는 과정에서 와이어가 외부로 드러날 수 있는 문제점이 발생하기도 한다. 따라서 본 발명에 따르면, 첫째, 본드 패드가 일열로 배치된 반도체 칩을 두개로 겹쳐 양면접합형 반도체 칩으로 만들어 적층 높이를 약 50% 줄이고 이와 함께, 단면칩을 계단형으로 적층할 때보다, 횡 방향으로도 면적이 50%가 줄어들어 고집적화된 적층형 반도체 패키지를 구현하는데 보다 유리한 장점이 있다. 둘째, 양면접합형 반도체 칩들을 계단식으로 배치하고, 인쇄회로기판 및 인터포저에서 동시에 와이어본딩을 실시하면 와이어 본드의 길이를 비교적 짧게 구현할 수 있기 때문에, 와이어가 봉지재 밖으로 돌출되는 문제를 해결할 수 있으며 짧아진 와이어의 길이는 신호전달 경로를 짧게 만들기 때문에 반도체 패키지의 전기적 특성을 향상시킬 수 있다. |
| 3. 특허권자 | 에스티에스반도체통신(주) |
| 4. 특허취득일자 | 2010-10-13 |
| 5. 특허 활용계획 | 최근 반도체업종의 전방산업이 Mobile을 중심으로 수요의 저변확대가 진행되고 있어 High-end 비메모리 및 메모리 Speciality D램 등 고부가 패키지 성장이 예상되며 본 발명을 통해 적층기술(고부가 패키지 핵심기술)의 제조경쟁력을 극대화하여 제품 및 거래선 다변화에 활용할 예정임. |
| 6. 확인일자 | 2010-10-13 |
| 7. 기타 투자판단에 참고할 사항 | - 상기 특허는 국내특허임 |
